P-Channel-JFET-Test-Labor

[JoeHill]

JFET - Test-Labor (P-Channel)

Einleitung

Mit diesem Paket habt ihr die Möglichkeit heruntergeladene PCh-JFET-Modelle zu testen. Es werden folgende Tests angeboten:

1. Drain Current vs. Gate/Source-Voltage
2. Drain Current vs. Drain/Source-Voltage
3. Equivalent Noise Voltage
4. Gate Leakage Current
5. Parasitic Capacitance

Diese fünf Testdisziplinen markieren die für linear/analog mit Abstand wichtigsten Eigenschaften eines JFETs. Mit diesen fünf Eigenschaften lässt sich ein JFET schon ziemlich gut charakterisieren. Oft sind diese fünf Eigenschaften in den Datasheets dokumentiert. Man kann mit Hilfe dieses Testpakets natürlich wunderbar leicht feststellen, ob ein Modell dem Datasheet entspricht, oder nicht. Dies ist auch der primäre Zweck des Pakets.

Zu Demo-Zwecken wurde extra ein P-Channel JFET-Modell erstellt (2SJ74BL) - die Daten wurden (möglichst akkurat) vom Datasheet übernommen. Die Modellierung fand per Hand (also ohne PSPICE-Model-Editor) in LTSpice statt. Als Hilfsmittel wurde -nur- das hier vorliegende JFET-Test-Labor und das Datenblatt verwendet

Known Bugs

Testmodule für

Reverse Transfer Admittance (nur für RF interessant), sowie
Forward Transfer Admittance (uninteressant, da Funktion von VGS/ID)

wurden nicht erstellt. Freiwillige vor!

Verwendung (Demo Modus)
-Die Module müssen einzeln (=separat, ggf. nacheinander) geladen und gestartet werden.

Verwendung (Ausmessen eigener JFETs)

-Die Module müssen einzeln (=separat, ggf. nacheinander) geladen werden.
-Als erstes wird man das JFET-Modell gegen jenes tauschen, das man testen möchte. (Hilfe nötig? Es gibt Tutorials)
-Danach sind die Set-Up-Anweisungen in den Modulen zu beachten und Parameter entsprechend anzupassen (Sweep-Ranges etc..)
-Anschließend können die Module einzeln gestartet werden

Appendix
Das Test-Lab-Paket ist sehr nützlich bei der Erstellung eigener JFET-Modelle. Mithilfe dieses kleinen "Curve-Tracer"-Pakets und der LTspice-Dokumentation ist es dann doch gar nicht mehr so schwer, anhand eines Datasheets ein hinreichend genaues JFET-Modell zu erstellen. Hier reduziert sich die Arbeit aufs "Parameter-Anpassen" bis die Kurven einigermaßen deckungsgleich mit jenen im Datasheet sind - das ist zumindest machbar.

Magie war hier nicht im Spiel - hier gibt es auch nicht viel zu verstehen - hier wurde einfach das Potential von LTspice ausgenutzt (DC-Sweeps, Noise-Analysis etc..).

Das Paket ist dazu da, Arbeit zu erleichtern - so dass man einen Testcircuit nicht jedesmal neu aufbauen muss.

__________________________________________________ ______________________________

Das Testlabor und das enthaltene JFET-Modell sind in zeitintensiver Arbeit
und nach dem offiziellen Datasheet selbst erstellt worden.
Wir zeigen und fordern dafür Respekt, deshalb:

Zeig' Deinen Respekt mit einem Klick auf
und unterstütze so den Autor!

__________________________________________________ ______________________________

"PJFET-Testlab" - created 2016 by JoeHill for www.LTspiceusers.ch

Copyright Hinweise

->Spoiler öffnen<-

Du darfst das Paket frei verteilen. Es ist nicht erlaubt das Paket oder seinen Inhalt zu verändern. Wenn Du das Paket weitergibst, gib es unverändert weiter. Wenn Du vorbildlich sein möchtest, dann verlinkst Du gleichzeitig auf unser Forum und/oder diesen Thread. Danke.

Bug Reports, Fragen und Anmerkungen dürfen gern hier geposted werden.

[Jh.Rivers]

Hallo Joe Hill,

also machen wir es kurz und schmerzlos:

Vorab erst einmal Dank für den interessanten Beitrag.

Das Erstellen von Modellen (besser Parametersätze!) für/von JFet's
und/oder (für) "Test-Labore" zur Verwendung von Simulationen in
LTspice und/oder anderen Simulatoren, erscheint mir auf Grund der erheblichen Toleranzen und eigener, praktischer Erfahrung mit diesen Bauteilen doch etwas fragwürdig (siehe hierzu auch meinen Beitrag in der Analog Sektion).

Es ist zum Aufbau vernünftig funktionierender Schaltungen mit diesen JFet's zwingend erforderlich, diese Transistoren zuvor hinsichtlich Up (Vto), Idss (=> Beta / gm /gfsmax) und Lambda (= 1/Uearly) ggf. auch noch Rds (Rd & Rs) (und unter Beachtung der Umgebungstemperatur!) auszumessen, sonst kommt nur Nonsens zustande.

Die Modelle (Parametersätze) der Hersteller (z.B. für J201/J202, selber Parametersatz von Fairschild für zwei unterschiedliche Transistoren, da stimmt im übrigen gar nichts!!!) sind mit äußerster Vorsicht zu genießen; weil sie a) wie bereits gesagt nicht stimmen und b) z.B. für J201 und J201 eben nicht dasselbe Modell verwendet werden kann.

Tatsache ist, und, man beachte, das läßt sich für diese Bauelemente auch nicht aus der herkömmlichen Literatur entnehmen!!!, das es eine starke Abhängigkeit
des Rdsdyn (bzw. dann Lambda im Parametersatz) von der Versorgungsspannung gibt, ferner ist der Idss etwas von derselben abhängig, und die Gleichung für Idss in der Literatur ist unvollständig! Es fehlt irgendwie ein zusätzlicher Term (ggf. auch höherer Ordnung?), der die Abhängigkeit des Lambda (1/Uearly) von der Versorgungsspannung beschreibt.

Das zu untersuchen ist allerdings keine triviale Angelegenheit, sondern mit erheblichen Zeitaufwand und Kosten verbunden, und somit dann eher wahrscheinlich etwas für eine Doktor- mindestens aber für eine Diplomarbeit an einer Uni/Hochschule. Die Industrie dürfte das kaum interessieren.

Interessant dürfte das aber für z.B. Gitarristen/Musiker sein, wo mit diesen Bauelementen gerne Effektgeräte aufgebaut werden, um damit einen durch Halbleiter erzeugten/simulierten "Röhrensound" hinzubekommen, ohne die bekannten Nachteile der Röhren in Kauf nehmen zu müssen. Der selbstleitende N-JFet ist ja so etwas wie das Halbleiter-Pendant der guten, alten und selbstleitenden Elektronenröhre.

Besonders schön sichtbar wird dieser Zusammenhang mit einer real aufgebauten, und mit einem qualitativ hochwertigen Meßinstrumentarium vermessenen, sogenannten µAmp(-Trick)schaltung versus einer Simulation/Rechnung (z.B. mit LTspiceIV/XVII), so wie ein Kollege aus München und ich es unabhängig von einander mit zwei verschiedenen JFet's einmal gemacht haben. Die Ergebnisse - sprich Unterschiede – zwischen realer und virtueller Welt - sprich Simulation - sind doch schon irgendwie ernüchternd.

Deshalb kann ich mich auch nicht der Meinung des Mike Engelhardt (Director of Simulation Development LTSpice) anschließen, der mir, auf diese Diskrepanz angesprochen, eher desinteressiert und lakonisch mitteilte "that you can rely on the result of the simulation". Nee, kann man eben nicht!

Da für diese JFet's das sogenannte Shichman-Hodges-Modell für Simulation/Berechnung von Schaltungen mit JFet's verwendet wird (so sicherlich wohl auch in z.B. LTspice), kann man m.E. davon ausgehen, daß dieses Modell - zumindest z.T. - wohl für die Modellierung dieser Transitortypen ungeeignet ist, und somit falsche Ergebnisse bei Schaltungen zustande kommen, wo die Bauteile nicht mehr im linearen (analogen) Bereich betrieben werden.

Entweder ist die Simulation durchgängig richtig, stimmig, auch bei "Trickschaltungen", dann ist sie halt brauchbar, oder im anderen Fall stimmt da dann eben etwas in der Software/Modellen/Gleichungen/Literatur nicht, und dann ist das eben halt alles nur mir Vorsicht zu genießen. Ist wie mit einer Theorie, versagt sie in einem Punkt stimmt sie im Ganzen nicht, ist sie zu verwerfen und/oder muß neu überprüft werden.

Ich setze von daher mal voraus, daß es einsichtig ist, daß Simulationen von Schaltungen mit JFet's nur dann Sinn machen, wenn die zu verwendenden Bauteile für eben diese reale, anvisierte Schaltung zuvor ausgemessen werden/worden sind, und die ermittelten Werte dann in die Parametersätze der Bauteile für eine Simulation eingegeben werden.

Nur rein theoretisch läuft da rein gar nichts, soll heißen, alles andere ist zweckfrei und Zeitverschwendung oder liefert dann eben unsinnige Resultate mit denen nichts anzufangen ist.

Mit freundlichem Gruß,
Michael Hentschel, Diplom-Ingenieur