SubLink 1 SubLink 2 SubLink 3
ltspiceusers.ch

Zurück   ltspiceusers.ch > Rund um LTspice > Alles um Analog

Antwort
 
Themen-Optionen Ansicht
  #1  
Alt 18-11-2017, 13:20
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Thumbs down Simulation von JFET's

Hallo nochmals an alle,

nachdem ich mal wieder etwas Zeit gehabt habe, mich mit Elektronik zu beschäftigen - anstatt mich mit unsinnigen Arbeiten auseinandersetzen zu müssen - habe ich mir noch mal kurz den JFet in der Simulation mit LTspice vorgenommen.

Fazit:
JFET's können a.G. des implementierten Shichman-Hodges Modells mit LTspice nicht vernünftig simuliert/gerechnet werden, (was man von Herstellern herunterladen kann, sind keine Modelle, sondern die Parametersätze für die Modelle!!!), außer im linearen Bereich der Idss=f(uds)-Kennlinie, d.h. 0<=Uds<=Ugs-Up gilt.
Die so ermittelte Kennlinie weist nach dem ohmschen (linearen) Bereich im Stromquellenbereich oder auch Sättigungsbereich, es gilt 0<=Ugs-Up<=Uds, einen scharfen Knick mit einer im Sättigungsbereich linear ansteigenden Geraden auf, den reale FET's nicht haben. D.h. der Übergang vom ohmschen zum Stromquellen-/Sättigungsbereich erfolgt genau dann, wenn zwischen Gate und Drain der Spannungswert von Up auftritt, Ugd = Up. Totaler Murks bei der Simulation.
Der für die im Anhang beigefügte asc-Datei verwendete Parametersatz wurde bei Fairchild/On-Semiconductor heruntergeladen und durch die Werte eines ausgemessenen, real existierenden JFET's optimiert bzw. angepaßt. Die Unterschiede sind eklatant. Das zum Vergleich vorgesehene PDF für den Anhang ließ sich leider nicht hochladen.

Freundlichen Gruß,
Michael Hentschel
Angehängte Dateien
Dateityp: asc J201_Id=f(uds)_Kennlinie.asc (806 Bytes, 14x aufgerufen)

Geändert von Jh.Rivers (20-11-2017 um 19:36 Uhr) Grund: sachlicher Schreibfehler, zusätzliche Erläuterung
Mit Zitat antworten
Folgender Benutzer sagt Danke zu Jh.Rivers für den nützlichen Beitrag:
spicer (18-11-2017)
  #2  
Alt 18-11-2017, 13:41
Benutzerbild von spicer
spicer spicer ist offline
Administrator
 
Registriert seit: Jun 2015
Ort: Schweiz
Beiträge: 334
Abgegebene Danke: 64
Erhielt 74 Danke für 58 Beiträge
Standard AW: Simulation von JFET's

Diese Aussagen sind demotivierend. Vorallem wenn LT so arrogant vorbei kommt wie bei Dir vor n paar Wochen.
Ich hoffe, dass Du uns/mir trotzdem treu bleibst.....*
Hast mein Winter-Design gesehn?

* Ich hab lediglich die Erlaubnis, das LT-Emblem zu gebrauchen.

PS2: Mach doch n Thread, welcher beschreibt, dass die Simulation mit diesen Transistoren in der Simulation nicht richtig funzt.
__________________
Wenn es mehrere Möglichkeiten gibt, eine Aufgabe zu erledigen, und eine davon in einer Katastrophe endet oder sonstwie unerwünschte Konsequenzen nach sich zieht, dann wird es jemand genau so machen. Alles, was schiefgehen kann, wird auch schiefgehen.
(Murphys Gesetz)
Mit Zitat antworten
Folgender Benutzer sagt Danke zu spicer für den nützlichen Beitrag:
Jh.Rivers (20-11-2017)
  #3  
Alt 18-11-2017, 22:01
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Standard AW: Simulation von JFET's

Ja Daniel, das habe ich natürlich gesehen.

Stehe allerdings nicht mehr besonders auf Winter, Schnee und das zum totalen Kommerz verkommene Weihnachtsfest.

Versuche gerade zusammen mit einem Kollegen aus München jemanden zu finden
der sich besser mit JFET's auskennt als wir, der sich dieser Problematik einmal annimmt und den wir mal auf dieses scheinbar völlig unbekannte Prroblem ansetzen können. Wollte noch zum besseren Verständnis und zum Vergleich ein PDF mit einer auf Millimeterpapier aufgenommenen Kurve eines realen FET's hochladen, Dein Server wollte das aber aus mir nicht bekannten Gründen nicht.

Gruß,
Michael
Mit Zitat antworten
  #4  
Alt 19-11-2017, 10:28
Benutzerbild von spicer
spicer spicer ist offline
Administrator
 
Registriert seit: Jun 2015
Ort: Schweiz
Beiträge: 334
Abgegebene Danke: 64
Erhielt 74 Danke für 58 Beiträge
Standard AW: Simulation von JFET's

Grösse des pdf? Virus wirds wohl nicht haben....
__________________
Wenn es mehrere Möglichkeiten gibt, eine Aufgabe zu erledigen, und eine davon in einer Katastrophe endet oder sonstwie unerwünschte Konsequenzen nach sich zieht, dann wird es jemand genau so machen. Alles, was schiefgehen kann, wird auch schiefgehen.
(Murphys Gesetz)
Mit Zitat antworten
  #5  
Alt 19-11-2017, 11:59
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Standard AW: Simulation von JFET's

1,9mb
Mit Zitat antworten
  #6  
Alt 19-11-2017, 12:07
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Standard AW: Simulation von JFET's

Hier dann die Kennlinie eines realen JFET-Transistors als JPG.
Dieses Kennlinienbild wurde mit freundlicher Genhmigung von
Diplomphysiker Roland Kastl aus München zur Verfügung gestellt.
Miniaturansicht angehängter Grafiken
J201_Ids=f(Uds)-Kennlinie.jpg  

Geändert von Jh.Rivers (20-11-2017 um 20:35 Uhr) Grund: Quellenangabe
Mit Zitat antworten
  #7  
Alt 19-11-2017, 12:37
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Standard AW: Simulation von JFET's

Und hier dann die Kennlinie aus der LTspice Simulation mit dem angepaßten Parameterdatensatz eines ausgemessenen realen J201-NJFET-Transistors als JPG.
Miniaturansicht angehängter Grafiken
LTspice-J201_Ids=f(Uds)-Kennlinie.jpg  
Mit Zitat antworten
  #8  
Alt 19-11-2017, 13:55
Benutzerbild von spicer
spicer spicer ist offline
Administrator
 
Registriert seit: Jun 2015
Ort: Schweiz
Beiträge: 334
Abgegebene Danke: 64
Erhielt 74 Danke für 58 Beiträge
Standard AW: Simulation von JFET's

Komisch. Es sollten pdf bis 50MB möglich sein. Wenn der Typ PDF heisst, kannst mal mit pdf versuchen?
Sonst sende mir diese mal. Ich versuche dann, ob ich es uploaden kann.
__________________
Wenn es mehrere Möglichkeiten gibt, eine Aufgabe zu erledigen, und eine davon in einer Katastrophe endet oder sonstwie unerwünschte Konsequenzen nach sich zieht, dann wird es jemand genau so machen. Alles, was schiefgehen kann, wird auch schiefgehen.
(Murphys Gesetz)
Mit Zitat antworten
  #9  
Alt 19-11-2017, 14:49
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Smile AW: Simulation von JFET's

Zitat:
Zitat von spicer Beitrag anzeigen
Diese Aussagen sind demotivierend. Vor allem wenn LT so arrogant vorbei kommt wie bei Dir vor n paar Wochen.
Ich hoffe, dass Du uns/mir trotzdem treu bleibst.....*
Na ja Daniel,
natürlich bleibe ich Dir und Deiner Seite treu, bin zwar auch bei der Yahoo-Gruppe angemeldet, allerdings schreibe ich da so gut wie gar nichts. Meine, es sollte auch eine deutschsprachige Seite geben, und nicht immer alles nur angelsächsisch.
Mir geht deren teilweise arrogante Art eh auf die Nerven.

Ich hoffe ich kann mit meinem bescheidenen Wissen das eine oder andere mal etwas zur Seite beitragen, ohne daß - wie schon so oft bei anderen Internetforen erlebt - all die befähigten, genialen "Chefentwickler" mit ihrem gigantischen Wissen und Können über einen herfallen.

Und was das "demotivierend" angeht, so leid es mir nun mal tut, aber Tatsachen sind eben Tatsachen, vergleiche mal die beiden Bilder im Bereich von Uds = 4 - 40V. :wink:

Freundlichen Gruß,
Micha

Geändert von Jh.Rivers (19-11-2017 um 14:52 Uhr) Grund: was vergessen
Mit Zitat antworten
  #10  
Alt 20-11-2017, 19:32
Benutzerbild von Jh.Rivers
Jh.Rivers Jh.Rivers ist offline
Member
 
Registriert seit: Mar 2017
Ort: Deutschland
Beiträge: 33
Abgegebene Danke: 4
Erhielt 12 Danke für 9 Beiträge
Standard AW: Simulation von JFET's

Zitat:
Zitat von spicer Beitrag anzeigen
PS2: Mach doch n Thread, welcher beschreibt, dass die Simulation mit diesen Transistoren in der Simulation nicht richtig funzt.
Wieso, ist doch ein Thread hier oder nicht? Tut mir leid, bin nun mal kein Tastatur-, Internetforum-, Computer- und Schreibexperte

Schau mal etwas weiter oben in einem meiner Beiträge, da steht's doch im Prinzip, meine ich.
Gruß,
Micha
Mit Zitat antworten
Antwort

Themen-Optionen
Ansicht

Forumregeln
Es ist dir nicht erlaubt, neue Themen zu verfassen.
Es ist dir nicht erlaubt, auf Beiträge zu antworten.
Es ist dir nicht erlaubt, Anhänge hochzuladen.
Es ist dir nicht erlaubt, deine Beiträge zu bearbeiten.

BB-Code ist an.
Smileys sind an.
[IMG] Code ist an.
HTML-Code ist aus.

Gehe zu


Alle Zeitangaben in WEZ +2. Es ist jetzt 11:36 Uhr.
Powered by vBulletin®
Copyright ©2000 - 2018, vBulletin Solutions, Inc.
LTspice ist ein Warenzeichen von © Linear Technology